Latest Posts
带 Verilog-A 的 AMS 仿真是如何工作的？
在混合信号（Mixed-Signal）芯片设计中，AMS (Analog Mixed-Signal) 仿真是验证模拟和数字电路协同工作的关键技术。本文将深入探讨当设计中包含 Verilog-A 模型时，AMS 仿真的工作原理和流程。
什么是 AMS 仿真？
AMS 仿真是一种协同仿真（Co...
February 06, 2026
ams
Cadence Virtuoso Report Parasitics 警告 PARA-501 解决方案
在使用 Cadence Virtuoso 进行寄生参数分析时,在 Report Parasitics 窗口点击 Terminal to Terminal 后,有时会在 CIW 中看到以下警告信息:
1
2
3
CCSobjInfo()
*WARNING* (PARA-501) The pr...
February 06, 2026
eda
Keysight SOS 权限指南
SOS权限配置指南：基于Library的自动权限继承
基于SOS 7.04官方文档的完整配置方案
📋 目录
问题背景
SOS权限机制
解决方案概述
详细配置步骤
工作原理
验证方法
常见问题
参考文档
问题背景
场景描述
在SOS管理...
February 04, 2026
eda
Keysight SOS IP 库版本锁定与解锁操作指南
在模拟 IC 设计流程中，IP 库的版本管理至关重要。当一个 IP 库开发完成并通过验证后，通常需要锁定版本以防止意外修改，确保设计的稳定性和可追溯性。Keysight SOS (Silicon on Software) 作为主流的设计数据管理 (PDM) 工具，提供了细粒度的文件访问权限控制...
February 04, 2026
eda
Cadence 分布式 Netlisting 集群失败故障排查：为什么集群扫参报错而本地正常？
在使用 Cadence ADE Explorer/Assembler (Maestro) 进行参数扫描仿真时，工程师经常遇到这样的问题：在集群（分布式）模式下运行时 netlisting 过程随机报错终止，而在本地运行 netlisting 却完全正常。本文基于 Cadence 官方技术支持文...
February 03, 2026
eda